EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

62298120

PUBLICATION DATE

25-12-87

APPLICATION DATE

18-06-86

APPLICATION NUMBER

61140202

APPLICANT: HITACHI LTD;

INVENTOR: WADA YASUO;

INT.CL.


: H01L 21/322 H01L 27/08 H01L 29/78

H01L 29/78

TITLE

: SEMICIONDUCTOR DEVICE AND

MANUFACTURE THEREOF



ABSTRACT: PURPOSE: To accelerate the switching speed of specified element while preventing latch up phenomena from occurring by a method wherein lifetime killers of carriers are introduced in the specified regions in specified depth of a semiconductor device.

> CONSTITUTION: Within a vertical type MOSFET, an N type low concentration layer 2 in depth of 25 μm and specific resistance of 20Ω.cm, P type diffused regions (drain regions) 3 in depth of 7µm, N type high cencentration diffused regions (source regions) 4 in depth of 1µm and gate insulating films 5 in film thickness of 100µm are formed on an N type high concentration semiconductor substrate 1. Furthermore, gate electrodes 6 comprising polycrystalline silicon, phosphorus glass protective films 7, a source electrode 8 and a drain electrode 9 are formed. On the other hand, crystalline defective layers 11 are formed in the power MOSFET by selectively using a mask and irradiating with specified high level of proton ion beam in specified depth. Through these procedures, the operation frequency can exceed 100 kHz while accelerating the switching speed without causing any latch up phenomenon at all.

COPYRIGHT: (C)1987,JPO&Japio

				; ;
				÷
				1.4
		i of		
	4			
			. 1	

⑲ 日本国特許庁(JP)

⑪特許出額公開

⑫公開特許公報(A)

昭62-298120

@Int_Cl_4	į	識別記号	庁内整理番号		43公開	昭和62年(1987)12月25日
27.	/322 /08 /78	3 3 1 3 0 1 3 2 1	L-7738-5F 7735-5F X-8422-5F D-8422-5F	審查請求	未請求	発明の数	2	(全6 頁)

公発明の名称 半導体装置およびその製造方法

②特 願 昭61-140202

②出 願 昭61(1986)6月18日

⑦発	明	者	吉	Ħ		功	国分寺市東恋ケ窪 1 丁目280番地 央研究所内	株式会社日立製作所中	
09発	明	者	夏	秋	信	義	国分寺市東恋ケ窪1丁目280番地 央研究所内	株式会社日立製作所中	
⑫発	明	者	樋		久	幸	国分寺市東恋ケ窪 1 丁目280番地 央研究所内	株式会社日立製作所中	
⑫発	明	者	和	田	恭	雄	国分寺市東恋ケ窪 1 丁目280番地 央研究所内	株式会社日立製作所中	
⑦出	頣	人	株式	株式会社日立製作所			東京都千代田区神田駿河台4丁目6番地		
HE	理	人	弁理	士 中村	t 純之	之助		٠.	

明 細 書

1.発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
 - 1. 半導体基板の所定の深さの所定の領域に、キャリアのライフタイムキラーとなる結晶欠陥層を有することを特徴とする半導体装置。
 - 2. 半導体基板に選択的に高エネルギーのイオン 打込みを行なって所定の深さの所定の領域にキャリアのライフタイムキラーとなる結晶欠陥層 を形成する工程と、水素中の熱処理を行なう工 程とを含むことを特徴とする半導体装置の製造 方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置およびその製造方法に係り、 特にキャリアのライフタイムキラーの導入により、 特性向上および信頼性を向上させ得る半導体装置 およびその製造方法に関する。

〔従来の技術〕

従来、半導体装図のキャリアのライフタイムキラーの導入については、アイ・イー・ディー・エム(IEDM)、20.4(1976年)第495~498頁において論じられている。この文献には、キャリアのライフタイムキラーとして、金拡散、白金拡散がなび電子線照射を利用することが記載されている。(ライフタイム コントロール イン パワー レクティファイアーズ アンド サイリスタ ユージング ゴールド、ブラティナム アンド エレクトロン イレイディエイション(LIFETIME CONT-ROL IN POWER RECTIFIERS AND THYRISTORS USING GOLD, PLATINUM AND ELECTRON IRRADIATION))

また、これに関連する技術が、アイ・イー・ディー・エム(IEDM)、6.6(1985年)第162~
165頁においても論じられている。この文献には、キャリアのライフタイムキラーとして、プロトンイオンビームを利用することが記載されている。
(インブルーヴド ダイナミック プロパティーズオブ ジー・ティー・オー サイリスターズ アンド

特開昭62-298120 (2)

ダイオーズ バイ プロトン インプランテイション(IMPROVED DYNAMIC PROPERTIES OF GTO-THYRI-STORS AND DIODES BY PROTON IMPLANTATION))

〔発明が解決しようとする問題点〕

上記従来技術においては、キャリアのライフタイムキラーを半導体装置に導入するのに、 同一基板上に複数の素子を有する半導体基板全体にわたり、かつ半導体基板の表面から所定の深さにわたって形成するものであり、半導体基板の所定の深さの所定の領域のみに選択的にキャリアのライフタイムキラーを導入することはできない。

したがって、別々の機能を有するすべての森子
へ、このようなキャリアのライフタイムキラータ
求入することによって、そのキャリアのライフタ
イムコントロールによる利点(ダイオードの逆イ
な時間の減少、パワーMOSFETのスイック回
グ速度の向上、ラッチアップ耐性の向上ある電気の
メモリエラーの防止等)と、弊客(リーク管積電があ
のリーク等)とが同時に存在するという問題があ

行なって所定の課さの所定の領域にキャリアのライフタイムキラーとなる結品欠陥層を形成する工程と、水業中の熱処理を行なう工程とを含むことを特徴とする。

【作用】

上記の構成により、半導体基板中で、部分的を形成なするにとができる。それよって、配置された一を数の素子のうちキャリアのライフタイムトの設定を変の素子のうちキャリアのライフタイムトの連性が向上し、ラッチアップ現象や破壊現象、あるるにはメモリーエラーなどの発生が落しくほでする。このキャリアのライフタイムが減少でいまった。カーク電流の増大、耐圧の低下、あるいとなり一番機能荷のリークなどの特性の劣化が生じない。

[实施例]

实施例 1

った。

本発明の目的は、同一半導体基板上の複数の素子の別々の機能を考慮し、半導体基板の所定の深さの所定の領域のみに選択的にキャリアのライフタイムキラーの導入を行なって、上記の問題を解決することにある。

(問題点を解決するための手段)

上記の目的は、半導体基板に高エネルギーのイオン打込みを行なうことにより達成される。所定の深さの所定の領域に透択的にイオン打込みを行なうために、半導体基板上にマスクを設ける方法と、高エネルギーのイオン打込みの打込みエネルギーを通定して深さ方向で制御する方法とを採用

すなわち、本発明の半導体装置は、半導体装板 の所定の深さの所定の領域に、キャリアのライフ タイムキラーとなる結晶欠陥層を有することを特 徴とする。

また、本発明の半導体装置の製造方法は、半導 体基板に選択的に高エネルギーのイオン打込みを

第1回は、本発明の第1の実施例を示す級形パワーMOSFETの断面構造図である。本実施例では、定格電圧400V、定格電流10A、nチャネル形の縦形パワーMOSFETを示す。

図において、1 は n 形高濃度半導体基板、2 は比抵抗が20 Q・ca、深さが25 mのn 形低濃度層、3 は深さが7 mのp 形拡散領域(ドレイン領域)、4 は深さが1 mのn 形高濃度拡散領域(ソース領域)、5 は膜厚が100 n mのゲート絶縁膜、6 は多結品シリコンからなるゲート電極、7 はリンガラス保護膜、8 はアルミニウムからなるソース電極、9 はアルミニウムからなるドレイン電極、11 は n 形低濃度層 2 と p 形拡散領域との界面に形成されたキャリアのライフタイムキラーとなる結晶火陥 m である。

すなわち、本実施例では、このパワーMOSFETに、マスクを用いて選択的に、プロトンイオンビーム10を所定の高エネルギーで照射して、所定の深さに結晶欠陥別11を形成した。本実施例のプロトンイオンビームの照射条件は、エネルギー

特開昭62-298120 (3)

300ke V、ドーズ量 5 × 10¹¹ ca⁻³ であり、照射後、水素中で350 ℃、30分間の熱処理を行なった。この熱処理により、上配結晶欠陥層11がライフタイムキラーとして残るとともに、かつMOSFETの電気的特性を、上配プロトンイオンビーム照射 前とほとんど変らない程度にまで回復させることができた。すなわち、このような照射と熱処理により、MOSFETの特性はそのままで、MOSFETの基板ードレイン間(n形低濃度層2とp形ドレイン領域)に存在するpn接合ダイオードの逆回復時間を、照射前の0.6μsから0.1μsに減少させることができた。

本発明によるキャリアのライフタイムキラーとなる結晶欠陥層11を設けない従来のパワーMOSFETでは、動作周波数が低く制限されていたばかりか、動作中しばしば破壊するという問題が生じていた。これに対して、本実施例のキャリアのライフタイムキラーを有するパワーMOSFETでは、動作周波数が100kHz以上となり、スイッチング速度が向上し、破壊現象も全く生じないと

り活性領域には欠陥を生じさせないで、 2 畑以上 の深さにのみ選択的にキャリアのライフタイムキ ラーを導入することができた。本実施例において も、シリコンイオンビームの風射後、水巣中で35 0℃、60分間の熱処理を行ない、メモリ活性領域 での電気的特性の回復を図った。本実施例によれ ば、サイリスタ動作などにより、他の領域から半 単体基板12内に注入された電子21、22が、キャリ アのライフタイムキラーを多く含んだ結晶火陥層 20の箇所で消滅し、メモリ部にこれらの電子が注 入しないので、該メモリ部でのメモリエラーを防 止することができる。また、その結晶火陥層20は 2 m以上の深さに形成され、メモリ部から離れて いるため、メモリ部の薔薇電荷がリークすること なく、メモリ保持時間は従来のものとほとんど変 らない。

実施例 3

第3図 (A) は、本発明の第3の実施例のメモリ素子を有するLSIの平面図、第3図 (B) は 第3図 (A) のB-B断面図、第3図 (C) は第 いう結果が得られた。したがって、本実施例のパワーMOSFETをモータ制御用に実装した場合は、上記効果が得られることにより特に有効である。

夹施例 2

第2図は、本発明の第2のMOS形メモリの主要部の断面図である。

図において、12はp形半導体基板、13は深さ
0.5 mmのn 形高濃度拡散層、14、15は関摩50nmの
ゲート絶敏膜、16は素子分離用絶縁膜、17はMO
SPETのゲート電極、18はMOSキャパシタの
電極である。本実施例では、メモリにおける他の
領域からの電子の注入によるエラー対策として、
シリコンイオンピーム19をマスクを用いて選択的
に所定の高エネルギーで照射し、結晶欠陥層20を
形成することによりメモリ部の半導体基板12の所
定の深さにキャリアのライフタイムキラー導入を
行なっている。その照射条件はエネルギー3 MeV、
ドーズ量2×10^{1,2} ca⁻² であった。このように高エ
ネルギーで照射を行なうことにより、装面のメモ

3 図(A)のC-C断面図である。

第3図(A)において、23は半導体チップ、24はメモリセル部、25は出カトランジスタ部、26は制御用論理部、27は過大入力に対する保護部、第3図(B)、(C)において、71は P 形半導体装板、72は P 形型込み層、73は n 形型込み層、74は n 形高濃度領域、75は P 形高濃度領域、76はゲート総縁膜、77はゲート電便、78はソース電極、79はドレイン電極、80はダイオード、81は素子分離用絶縁膜、82は半導体基板71の所定の深さの所定の領域に形成されたキャリアのライフタイムキラーとなる結晶欠陥層である。

第3図(A)に示すようなLSIにおいて、従来は、メモリセル以外で生じたラッチアップ現象によって、符号28に示すように、電子の注入によってメモリエラーが生じる問題があった。本実施例では、メモリセル部以外の領域、すなわち出力トランジスタ部25、制御用論理部26、保護部27の領域に商エネルギーのヘリウムイオン打込みを選択的に行なって、第3図(B)、(C)に示すよ

特開昭62-298120(4)

うに、結晶欠陥暦82を形成し、キャリアのライフ タイムキラーを導入した。その結果、メモリエラ ーは全く生じないことが確認された。

实施例 4

第4回は、セミウェルアイソレーションという 技術を用いて、高耐圧出力トランジスタと低電圧 論理トランジスタを染積したLSIの主要部の新 面図である。

図において、62は高針圧出カトランジスタ、63 は低電圧論理トランジスタ、29はp形半導体基板、30、31はn形高濃度埋込み層、32、33はn形低濃度領域、34、36はp形拡散領域、35、37はn形高濃度拡散領域、38、39、40、41、42は金原電極である。本実施例では、30を高濃度ドレイン領域とする高針圧出カトランジスタ62のスイッチング特性を向上させるために、プロトンイオン43を選択的に、エネルギー500ke V、ドーズ量1×10^{1・2} ロー*で打込み、結晶欠陥層44を所定の深さに発生させた。プロトンイオンの打込み後、水業中400で、15分間の熱処理を行なった。これにより、31 を高濃皮ドレイン領域とする低電圧論理トランジスタ63の特性は、イオン打込み前とほとんど変わらなくなった。本実施例によれば、低電圧論理トランジスタの特性を変化させないで高耐圧出力トランジスタのスイッチング速度が約3倍に向上するという結果が得られた。

実施例 5

第5回は、パワーMOSFETと制御用MOS FET回路とを含む、いわゆるスマートパワーM OSLSIの主要部の断面図である。

図において、45は n 形高濃度半導体基板、46は n 形低濃度層、47は p 形ベース領域、48は n 形高濃度ソース領域、48は n 形の 強度ソース領域、48は p 形ウェル領域、50は n 形拡散領域、51、52はゲート絶縁数、53、54はゲート電極、55は安定化保護膜、56、57、58、59は金属電極である。本実施例では、符号48、47、46、49、50の各部から成るサイリスタ構造によるラッチアップ現象を防止するために、ヘリウムイオン60の打込みにより、結晶欠陥層61を形成している。ヘリウムイオンの打込み条件は、エネルギーが2

Ne V、ドーズ量が1×10¹³ ca⁻¹である。この場合 もイオン打込み後、水素中350℃、30分間の熱処 理を行なった。本実施例によれば、スマートパワ ーデバイスの特性を劣化させないで、ラッチアッ プ現象を全く生じない構造を得ることができた。

なお、上記のすべての実施例では、イオン打込みはウェーハ 袋面に対して行なっていたが、本発明においては、高エネルギーのイオン打込みを行なうので、ウェーハ 裏面に対してイオン打込みする手段も有効である。このようにウェハの裏面にイオン打込みを行なう場合には、 袋面の 素子活性 領域に 欠陥を生じさせないでキャリアのライフタイムキラーとなる結晶 欠陥所を形成することができる。

〔発明の効果〕

以上説明したように、本発明は、半導体装置の 所定の深さの所定の領域にキャリアのライフタイムキラーを導入することにより、所望の来子のス イッチング速度の向上やラッチアップ現象の防止、 破壊強度の増大を図ることができる効果がある。


4. 図面の簡単な説明

第1図は本発明の第1の実施例の概形パワーM OSFETの断面図、第2図は本発明の第2の実 施例のMOS形メモリの主要部の断面図、第3図 (A)~(C)は本発明の第3の実施例のメモリ LSIの平面図および断面図、第4図は本発明の 第4の実施例の高利圧LSIの主要部の断面図、 第5図は本発明の第5の実施例のパワーMOSL SIの主要部の断面図である。

- 1、45··· n 形 高 濃度半導 体 基 仮
- 2、45··· n 形低濃度層
- 3.34、36、47.49… p形領域
- 4、13、48、50… n 形 ソース領域
- 5、14、15、51、52…ゲート絶縁膜
- 6、17、18、53、54…ゲート程度
- 10、19、43、60…イオンビーム
- 11、20、44、61… 新品久陷悶

代理人 弁理士 中村 純 之 助

特開昭62-298120(5)



特開昭62-298120 (6)

